Nicht nur meine selber erstellte FPGA-Software wird mit Testbenches und ggf. auf Zielhardware bzw. Evaluationboards getestet, auch kann ich Testbenches für andere VHDL-Module programmieren.

Dazu gehören natürlich auch Stimulationsdateien und Analysen der Ergebnisse. Die werden dann entsprechend der Vorgaben dokumentiert.

Eine Stimulation kann auch ein echtes Signal (z.B. Audio) sein, dass im Anschluss zur Analyse genutzt werden kann.